专利摘要:
本発明は、集積回路(10、12、13)上に堆積される、強誘電性P(VDF/TrFE)共重合体の高感度層を用いたマトリックスセンサの製造に関する。 製造を単純化し、かつ歩留まりを改善するために、最初にチタンの第1の層(116)が集積回路上に堆積され、この層がエッチングされて、集積回路に電気的に接続された電極のマトリックスアレイを形成するようにする。次に、P(VDF/TrFE)共重合体の接着に有利な、約1〜10%の小さな割合の第2の重合体を含むP(VDF/TrFE)共重合体が、集積回路上に堆積される。この重合体は、P(VDF/TrFE)の下にあるか、またはそれと混合される。共重合体およびその接着促進剤は、単一ステップでエッチングされ、最後に、第2の導電層(120)が堆積され、それが、マトリックスアレイ全体のための対向電極を形成するためにエッチングされる。 用途:超音波画像センサ。 e
公开号:JP2011508963A
申请号:JP2010538592
申请日:2008-12-11
公开日:2011-03-17
发明作者:ヴァシェ、クレール;ジベール、フィリップ;フリッチ、リオネル
申请人:ウードゥヴェ セミコンダクターズ;
IPC主号:H01L41-08
专利说明:

[0001] 本発明は、物理量のセンサなど、強誘電性重合体層を用いた集積電子回路であって、その動作が、強誘電性重合体層の圧電または焦電特性に基づいた集積電子回路の製造に関する。]
背景技術

[0002] かかるセンサは、センサの表面にかかる圧力または温度の画像またはマッピングを確立できるようにする基本強誘電体検出器のマトリックスの形態で構成してもよい。検出器のマトリックスは、電子集積回路であって、各基本検出器によって生成される電荷または電荷の変動を個別に収集して、マトリックスの全体にかかる温度または圧力フィールドの詳細な画像を表す電気信号セットをセンサの出力部で送信できるようにする電子集積回路に基づいている。これらの電気信号は、例えば、超音波撮像か、さもなければ指紋の検出用に用いることができる。]
[0003] このタイプのセンサの製造は、2段階で実行される。第1の段階では、標準的な技術、例えばCMOS技術の集積回路が製造されるが、この技術には、電力をほとんど消費せず、かつよく制御された製造プロセスと共に非常に広範に用いられているという利点がある。後処理段階として周知の第2の段階では、基本強誘電体検出器のマトリックスを構成するために必要な層、すなわち、下にある集積回路に接続される個々の基本電極を形成する少なくとも1つの第1の導電層と、強誘電体材料の層と、マトリックス全体のための対向電極を形成する第2の導電層とが、堆積およびエッチングされる。基本検出器は、実際には、個々のコンデンサによって実質的に構成され、コンデンサの強誘電体層が、感圧性または感温性誘電体を構成する。]
[0004] 今日では集積回路技術は、非常によく制御されているが、後処理段階の技術は、制御するのが難しい。特に、周知の強誘電体層は、非常に優れた焦電または圧電特性を有するが、しかし使用には費用がかかり、かつ集積回路上への堆積にはあまり適さないセラミックスか、またはずっと安価で、使用が簡単であるが、しかし焦電または圧電特性が劣った結晶性重合体層のいずれかである。]
[0005] 可能な最良の焦電または圧電係数を有し、かつ平坦な薄膜として堆積できる結晶性重合体の研究における技術開発が、この観点から見て満足でき、かつP(VDF/TrFE)の形式で略記されるポリ(フッ化ビニリデン/トリフルオロエチレン)である共重合体の開発につながった。トリフルオロエチレンの割合は、共重合体の約20%〜35%であり、残りは、フッ化ビニリデンである。真の焦電または圧電化合物は、性質が結晶性であるポリフッ化ビニリデン(PVDF)である。トリフルオロエチレンは、望ましい使用法には適していない螺旋鎖の形態でフッ化ビニリデンが重合するのを防ぐためにそこに存在する。螺旋回転を防ぐこの効果を達成するために、比較的高い割合のトリフルオロエチレンをフッ化ビニリデンとよく混合することが必要であるが、しかしながら、PVDFの結晶性および強誘電性特性、すなわち、電気的に分極されるその能力を低下させることなく混合することが必要である。この観点から、20%〜35%のトリフルオロエチレンが、合理的な数字である。]
[0006] 残念なことに、この大量のトリフルオロエチレンが共重合体に存在することは、それが、集積回路への共重合体層の接着力を大幅に低下させるという意味で、厄介であることが分かる。したがって、製造歩留まりは低下し、センサの耐用年数もまた低下する。]
[0007] この欠点を克服するために、ポリイミドの層、またはよりよくはポリメチルメタクリレート(PMMAと略記される)などの接着レジストの層を、P(VDF/TrFE)層と集積回路との間に入れることが既に提案されている。例えば1マイクロメートルの厚さのこの層がフォトエッチングされ、その後、第1の導電層(基本コンデンサの電極)が、堆積され、次にエッチングされた。次に、P(VDF/TrFE)が、1〜10マイクロメートルの厚さの層として堆積され、重合され、次にフォトエッチングされた。最後に、第2の導電層(対向電極)が、堆積され、次にエッチングされた。]
[0008] これらの動作のセットには、4つ以上、多くの場合に5つのフォトエッチング動作が含まれた。感光性成分と混合されたPMMAの副層を用いることによって、最初にフォトレジストを堆積する必要なしに、この副層を直接エッチングすることができた。しかし、このセットは、高感度検出器を製造する段階のための製造動作数の点で、高価なままだった。]
[0009] さらに、P(VDF/TrFE)のいくつかの周辺ゾーンは、PMMAの中間層がないので、必然的に集積回路と直接接触した。P(VDF/TrFE)層が、下にある集積回路と直接接触するこれらのゾーンは、表面面積において制限されていたが、しかしそれらは、P(VDF/TrFE)層のもろく、剥離する可能性があるゾーンを構成し、製品の製造歩留まりおよび耐用年数を低減した。]
[0010] さらに、このPMMA層は、電極エッチングステップ、特に、金属のエッチング後の、フォトレジストの除去の段階で容易に劣化する可能性があり、そのために、これらの電極用に非標準的なエッチング処理を用いることが必要になった。]
発明が解決しようとする課題

[0011] この理由で、本発明による新規の方法が提案されるが、この方法は、先行技術の欠点を全体として低減し、かつ下にある集積回路の製造後の方法のステップ数を最小限にする一方で、製品の製造歩留まりおよび耐用年数を向上させる。]
課題を解決するための手段

[0012] 本発明による方法は、集積回路上に堆積される強誘電性P(VDF/TrFE)共重合体の高感度層を用いてマトリックスセンサを製造するための方法であり、次のステップ、
− 集積回路に電気的に接続された電極のマトリックスアレイを形成するために、第1の導電層を集積回路上に堆積し、この層のエッチングするステップと、
−溶剤に溶解されたP(VDF/TrFE)共重合体、およびP(VDF/TrFE)共重合体の接着に有利な第2の重合体の10%未満、好ましくは1〜10%の小さな割合を集積回路上に堆積し、かつ共重合体を結晶化するために高温で乾燥させるステップと、
− 共重合体が保持されるべきでない領域において共重合体および第2の重合体を除去する、結晶性P(VDF/TrFE)共重合体層のフォトエッチングの単一ステップと、
− マトリックスアレイ全体のための対向電極を形成するために、第2の導電層を堆積し、この層をエッチングするステップと、
の連続を含むことを特徴とする。]
[0013] 接着に有利な小さな割合の第2の重合体は、
−集積回路とP(VDF/TrFE)共重合体との間に挿入された第2の重合体の薄層によって構成され、この薄層が、P(VDF/TrFE)層の高さの10%未満の高さ、2マイクロメートルのP(VDF/TrFE)の高さに対して、典型的には0.1〜0.2マイクロメートルの厚さであり、その高さが、共重合体および第2の重合体の乾燥後に画定されるか、
− または0.5%〜5%、好ましくは約1%の重量比率でP(VDF/TrFE)共重合体とよく混合される。]
[0014] 見て分かるように、第2の接着促進重合体は、非晶質および非結晶特性の重合体であり、この重合体は、アプリオリに、下側電極と結晶性共重合体との間にそれを挿入する考えに合わず、かつそれを結晶性共重合体と混合する考えに合わないが、しかしこの第2の重合体の割合は、層高さの比率の点にせよ、混合物における割合の点にせよ十分に低く、このように製造されたセンサ成分の感圧性または感温性特性をそれほど劣化させない。]
[0015] 第2の重合体は、ポリメチルメタクリレート(PMMA)か、さもなければCT4000の名前で富士フイルムによって販売されている、類似の特性を有する重合体であるのが好ましい。薄膜堆積用の、これらの重合体の溶剤は、実際には、ポリプロピレングリコールモノメチルエーテルアセテートまたはエチル3−エトキシプロピオネートである。CT4000は、第2の重合体がP(VDF/TrFE)の堆積に先立って堆積される場合には、好ましい物質である。]
[0016] 電極は、チタンで作製するのが好ましい。外部との接続用の、センサの導体パッドは、アルミニウムで作製するのが好ましい(それらは、集積回路の製造中に形成されるが、しかし後処理ステップの終わりで露出しなければならない)。]
[0017] チタンのエッチングは、プラズマエッチングが好ましく、用いられるプラズマは、BCl3/SF6またはSF6またはSF6/O2混合物であってもよい。かかるエッチングは、ウェット化学エッチングより正確である。]
[0018] P(VDF/TrFE)のエッチング、および接着促進重合体の同時的エッチングは、酸素プラズマおよびフッ素プラズマによって実行するのが好ましい。]
[0019] たった今要約した方法に加えて、本発明はまた、感圧性または感温性検出器のマトリックスを含み、このマトリックスが、電子集積回路上に堆積され、各検出器が、第1の導電性電極、第2の導電性電極、および電極間のP(VDF/TrFE)共重合体の強誘電体層によって形成されたコンデンサによって構成されるセンサであって、強誘電体層が、共重合体の下に堆積されるかまたは共重合体と混合される、10%未満の割合の第2の接着促進重合体、好ましくはポリメチルメタクリレートを含むことを特徴とするセンサに関する。]
[0020] 本発明の他の特徴および利点は、下記に続き、かつ添付の図面に関連して提示される詳細な説明を読むことによって明らかになろう。]
図面の簡単な説明

[0021] (1a〜1c)先行技術の方法において強誘電体基本コンデンサを形成するための連続ステップを表す。
(2a〜2d)先行技術の方法において強誘電体基本コンデンサを形成するための連続ステップを表す。
(3a〜3e)本発明による方法の対応する連続ステップを表す。]
実施例

[0022] 本発明の利点をよりよく理解するために、図1および2に関連して先行技術の製造方法を振り返る。後処理ステップとして知られているステップ、すなわち、これらの後処理ステップで形成される基本コンデンサ上で生成される電荷を回復および処理するために用いられる集積回路の製造後のステップだけが、表されている。集積回路は、CMOS技術によって製造するのが好ましい。回路は、単に、基板10の形態で象徴的に表されているが、この基板10には、金属化の最後のレベル12、例えば、集積回路において下にある層に電気的に接続されたアルミニウム層と、例えば酸化ケイ素または窒化ケイ素で作製された絶縁不動態化の最後のレベル13と、が含まれる。]
[0023] 不動態化層13は、集積回路と、後処理で形成される容量性高感度素子との間に接触を作製するのが望ましい領域P1、およびまた外部接続用のパッドを作製するために取って置かれる領域P2において、金属12を露出するために局所的に開けられている。全ての図において、左の部分によって、容量性高感度素子がどのように製造されるかを理解することが可能になる一方で、右の部分によって、接続パッドが同時にどのように製造されるかを理解することが可能になる。]
[0024] 先行技術における後処理の第1のステップは、PMMA(ポリメチルメタクリレート)層14を堆積するステップである。この層14の厚さは、約1マイクロメートルである。「PMMA層を堆積する」という表現は、一般に、次の2つの段階を意味すると理解されている。
−溶剤に溶解された重合体の層のスピンコーティング、または溶剤に溶解されたPMMAの前駆単量体の層の堆積、
− および続く重合ステップ、一般には、例えば溶剤の蒸発および溶剤のアニールに存する熱処理ステップ。]
[0025] 実際には、PMMAは、ポリプロピレングリコールモノメチルエーテルアセテート、および/または1−エトキシ−2−プロパノールアセテートに溶解されたメチルメタクリレートの形態をしている。これらの溶剤は、約150℃の温度で蒸発する。]
[0026] 次に、重合層14は、領域P1におけるPMMAを除去するためにエッチングされて、これらの領域におけるアルミニウム層12を露出させる。PMMAは、領域P2においては(これらの領域を完全に被覆するPMMAの島の形態で)保持され、層12は、これらの領域において保護されたままである(図1a)。露出したパッド12のこの保護は、アルミニウムを劣化させる可能性がある続くエッチングステップゆえに必要である。PMMA層のエッチングは、フォトリソグラフィプロセスによって、および好ましくはPMMA層が、この層を感光性にするアジュバントを確実に含むようにすることによって、実行される。これによって、PMMA層にフォトレジストを堆積し、次にフォトレジストを照射し、次に、それを現像し、次に、レジストをエッチングしない腐食液でPMMA層をエッチングし、残余のレジスト層を除去する必要性が回避される。PMMA層を感光性にすることによって、この層を照射し、それを現像し、照射された部分だけかまたは反対に照射されなかった部分だけを選択的にエッチングする製品で層をエッチングすることだけが必要になる。] 図1a
[0027] 後処理における次のステップは、好ましくはチタンの第1の導電層16を、PMMAエッチングパターン上に堆積することに存する。このチタン層は、露出された領域P1におけるアルミニウム層12と接触するが、しかし前のステップで意図的に適所に残されたPMMAで被覆された領域P2におけるアルミニウム層12とは接触しない。]
[0028] 次に、チタン層16がエッチングされる。これは、化学エッチング(または「ウェットエッチング」)である。プラズマエッチング(または「ドライエッチング」)を実行することは、不可能であろう。PMMAは、それに対して抵抗力がないか、またはより正確には、チタンのエッチング後、硬化されたフォトレジスト残渣をプラズマエッチングによって除去するステップに耐えられないであろうというのがその理由である。このパターンは、従来のフォトリソグラフィによって画定される。このパターンは、特に、コンデンサアレイの個別電極のパターンであるが、コンデンサの誘電体は、続いて堆積されるP(VDF/TrFE)層である。チタン層が、領域P2を被覆するPMMAの島全ての上に一時的に保持されて、続くP(VDF/TrFE)のエッチング中にPMMAを保護するようにすることが注目される。この保護は、PMMAの劣化のために領域P2のアルミニウムを間接的に露出させないようにするために必要である。図1b。] 図1b
[0029] 典型的には水酸化アンモニウムおよび過酸化水素(NH4OH、H2O2)の溶液で構成された浴におけるチタンのウェットエッチングが、保持すべきチタンパターンを画定するために用いられたフォトレジスト残渣の除去ステップで終了しなければならないことが注目される。このステップは、特定の非標準的な製品を用いた湿式法を介して実行される。標準的な化合物は、チタンが除去されたところではどこでも露出されたPMMAを攻撃するであろうというのがその理由である。レジスト残渣を除去するための製品は、ここでは、アルコールおよびアセトン化合物(チタンパターンを画定するための非標準的な製品)である。]
[0030] 次に、P(VDF/TrFE)で構成された結晶性の強誘電性重合体層18が、堆積される。共重合体は、溶剤に溶解されて堆積される。堆積は、スピンコーティングによって実行され、乾燥は、約80℃で行われ、結晶化アニールは、P(VDF/TrFE)の融点(147℃)を超える温度で行われる。共重合体層は、1〜5マイクロメートルの厚さである。]
[0031] P(VDF/TrFE)層18は、フォトリソグラフィを介してエッチングされる。PMMA層は、パッド領域2の上のチタンによって保護されているので、P(VDF/TrFE)の除去は、どんな特別な問題も生じない。エッチングは、酸素プラズマおよびフッ素プラズマを介したエッチングである。図1c。] 図1c
[0032] 先行技術の方法における後続のステップが、図2に表されている。]
[0033] 第2の導電層20が堆積されるが、この層は、特に、強誘電体コンデンサアレイの共通対向電極を形成するように意図されている。図2a。] 図2a
[0034] この対向電極は、コンデンサマトリックスの表面全体にわたって堆積され、各基本コンデンサ(感圧性または感温性基本検出器を構成する)は、第1の導電層16の一部である第1の電極、および第2の導電層20の一部である第2の電極によって形成され、これらの電極間にP(VDF/TrFE)の誘電体層18がある。層16における部分は互いに絶縁され、それらは、下にあるアルミニウム層12における部分によって、下にある集積回路に個別に接触する。]
[0035] 第2の導電層20は、チタンで作製するのが好ましい。それは、最終的な対向電極パターンを画定するためにいくつかのステップでエッチングされる。
− 最初に、チタンは、センサマトリックスをマスクしかつ接続パッド用に意図された領域P2を被覆しないフォトリソグラフィレジストの堆積、露出および現像のステップの後でウェットエッチングされる。したがって、チタンは、領域P2上においてのみ除去されるが、P(VDF/TrFE)が存在するところはどこでも保持される。このステップにおいて、第2の導電層20が除去されるだけでなく、P(VDF/TrFE)のエッチング中にPMMAの島を保護するためにのみ用いられた第1の導電層16もまた除去される。図2b。
− 次に、レジスト残渣およびこのように露出したPMMAの層を除去するために、プラズマエッチングが実行される。かくして、領域P2のアルミニウムパッドが露出される。図2c。
− 次に、マトリックスに留まらねばならない層20のチタンを保護するために(かつ続くエッチング中に領域P2のアルミニウムパッドを保護するために)、フォトレジストを用いてフォトリソグラフィステップが再び実行され、かつウェットエッチングが、除去しなければならないチタンを除去するために実行される。図2d。チタンのウェットエッチングが必要であるのは、プラズマを用いるドライエッチングが、保護すべきパターンを被覆するフォトレジストを硬化させる傾向があり、このように硬化されたフォトレジスト残渣の除去が、チタンの除去によって露出されたP(VDF/TrFE)層を劣化および特に剥離させる恐れがあるからである。] 図2b 図2c 図2d
[0036] 製造を大いに単純化し、かつ製造された製品の製造歩留まりおよび耐用年数を改善するために、ここで、図3に関連して説明する方法を提案する。]
[0037] 前の場合と同じ集積回路基板を用い、かつ好ましくはCMOS技術によって製造された集積回路上で実行される後処理ステップを説明する。ここでもまた回路は、基板10の形態で表されるが、この基板10には、金属化の最後のレベル12、例えば、集積回路において下にある層に電気的に接続されたアルミニウム層、および例えば酸化ケイ素または窒化ケイ素で作製された絶縁不動態化の最後のレベル13が含まれる。]
[0038] 不動態化層13は、集積回路と、後処理で形成される容量性高感度素子との間に接触を作製するのが望ましい領域P1、およびまた外部接続用のパッドを作製するために取って置かれる領域P2において、金属12を露出させておくために局所的に開けられている。ここでもまた、図3の左の部分によって、容量性高感度素子がどのように製造されるかを理解することが可能になる一方で、右の部分によって、接続パッドが同時にどのように製造されるかを理解することが可能になる。]
[0039] さて、後処理の第1のステップには、露出したアルミニウム層12と接触する、好ましくはチタンの第1の導電層116の堆積がすぐに含まれる。したがって、第1の導電層の堆積の前にPMMAの堆積はない。]
[0040] 次に、このチタン層116がエッチングされる。これは、チタンに関しては化学エッチングより標準的で、より正確で、よりよく制御されるドライエッチングである。パターンは、プラズマエッチングに耐えるレジストを用いた従来のフォトリソグラフィによって画定される。BCl3/SF6(またはSF6またはSF6/O2)のプラズマを用いたエッチングは、例えば(0.2マイクロメートルの厚さのチタンに対して)1分続き、次には、水蒸気および窒素含有化合物のプラズマを用いた、フォトレジスト残渣を除去するステップが続く。これらのステップは、下にあるPMMA層を劣化させる恐れがない。なぜなら、PMMA層がないからである。エッチングされるパターンは、特に、コンデンサアレイの個別電極のパターンであり、その誘電体は、続いて堆積されるP(VDF/TrFE)層である。図3a。] 図3a
[0041] チタンは領域P2の上には保持されていないので、図2aにおける場合のように、チタンの二重の厚さをエッチングする必要はない。] 図2a
[0042] 方法の残りは、強誘電体層の堆積であるが、この層は、P(VDF/TrFE)だけでなく、接着促進剤である第2の重合体、すなわち、チタン(もしくはアルミニウムであっても)または不動態化層13のいずれかである下にある表面にP(VDF/TrFE)をよりよく接着できるようにする重合体から構成される。P(VDF/TrFE)および接着促進剤を堆積する2つの方法を用いてもよい。
− 第1の方法によれば、堆積は、2つのステップで実行される。最初に、第2の粘着促進重合体の薄層が、続いて堆積されるP(VDF/TrFE)層の高さの好ましくは1〜10%の低い高さ、例えば2マイクロメートルのP(VDF−TrFE)に対して0.1マイクロメートルで堆積される。溶剤が、接着促進剤から蒸発され、接着促進剤は、接着特性を最適化する約240℃の温度でアニールされる。次に、溶剤に溶解されたP(VDF−TrFE)共重合体が、堆積される。溶剤は、P(VDF−TrFE)から蒸発され、P(VDF−TrFE)は、優れた結晶化を得るために150℃を超える温度(好ましくは約170℃)でアニールされる。
− 第2の方法によれば、堆積は、単一ステップで実行される。P(VDF−TrFE)の前駆物質および第2の接着促進重合体のよく混じった混合物が、堆積される。第2の重合体は、好ましくは、混合物の0.5〜5重量%の量である。溶剤は蒸発され、結晶化アニールが、150℃を超える温度(好ましくは約170℃)で実行される。]
[0043] これらの2つの仮説では、溶液における重合体は、スピンコーティングによって堆積され、P(VDF/TrFE)の結晶化は、加熱によって実行される。170℃の温度は、一般に、この動作に適している。]
[0044] 図3において、重合体の2ステップ堆積があることを検討したが、図3bは、第2の接着促進重合体の薄層117を表す。この重合体は、特に、PMMAであってもよいが、しかしそれは、先行技術におけるよりもはるかに薄い層で堆積される(典型的には、約1マイクロメートル以上ではなく約0.1〜0.2マイクロメートルの厚さである)。第2の接着促進重合体はまた、富士フイルムによって販売されているCT4000など、PMMAに似た特性を有する重合体であってもよい。これらの2つの製品は、層116のチタン、不動態化層13、およびまたアルミニウムに非常によく付着する。] 図3b
[0045] ここで次のことを強調すべきである。すなわち、堆積が2ステップで実行されるにせよ1ステップで実行されるにせよ、第2の重合体が、P(VDF/TrFE)のエッチングと無関係にエッチングステップに曝されることはないということである。特に、1つのエッチングが回避されるという事実に加えて、この第2の重合体が、それを感光性にする添加剤を含む必要がないことがまた観察され得る。]
[0046] 図3bに表されているように、P(VDF/TrFE)に先立って接着促進重合体が堆積された場合には、P(VDF/TrFE)層118の堆積および結晶化が実行される。図3c。] 図3b 図3c
[0047] 接着促進重合体が前に堆積されなかった場合には、P(VDF/TrFE)および第2の重合体の混合物が堆積され、そのアセンブリは、これら2つの重合体の結晶混合物である単一層118(層117ではない)に帰着するように、熱処理によって乾燥される。]
[0048] 次に、P(VDF/TrFE)をエッチングして、それを特にパッド領域P2上で除去し、かつそれが、特にコンデンサアレイを形成することが必要なところに残ることができるようにする。パターンは、フォトリソグラフィ手段によって画定され、エッチングは、酸素プラズマおよびフッ素プラズマによって実行するのが好ましい。また、このプラズマエッチングは、接着促進重合体層(これが、別個に堆積されたにせよP(VDF/TrFE)層との混合物として堆積されたにせよ)を除去する。共重合体および接着促進重合体は、高感度検出器のマトリックスの位置に留まり、領域P2の位置では消え、これによって、これらの領域ではアルミニウムが露出される。図3d。] 図3d
[0049] したがってP(VDF/TrFE)のパターンおよび接着促進重合体の同一のパターンを画定するために、フォトエッチングの単一ステップがある。P(VDF/TrFE)は、接着促進剤が真下にあってもP(VDF/TrFE)と混合されていても、接着促進剤と全体にわたって結合される。]
[0050] 次に、第1の導電層のようにチタンで作製してもよい第2の導電層120が、堆積される。この層は、特に、図2の場合と同じ構成に従って強誘電体コンデンサアレイの共通対向電極を形成するように意図されている。]
[0051] 最後に、第2の導電層120は、エッチングされる。エッチングパターンは、フォトリソグラフィによって画定される。これには、保持される対向電極パターンが含まれる。チタンのエッチングは、第1の層と同様にプラズマエッチングによって実行される。図3e。] 図3e
[0052] フォトリソグラフィレジストが、このフォトエッチング中に多量に消費されすぎた場合には、P(VDF/TrFE)層の周辺エッジだけが、チタンのプラズマエッチングの終わりにわずかに劣化する恐れがある。第1の導電層のエッチングの場合と異なり、レジスト残渣の除去は、水蒸気および窒素含有化合物のプラズマによってではなく湿式法を介して実行され、チタンによってもはや保護されていない強誘電性共重合体層を劣化させないようにする。レジスト残渣を除去するための化学浴は、本発明による方法によって粘着性にされた強誘電体層を剥離させない乳酸エチル浴であるのが好ましい。]
[0053] このステップにおいて、パッドP2上の第2の導電層20は除去され、層12のアルミニウムが、接続線を溶接するために露出されたままであるようにする。]
[0054] フォトエッチングの動作数の点では、3つの動作があるだけである。すなわち、第1の導電層116のフォトエッチング、P(VDF/TrFE)層のフォトエッチング、および第2の導電層のフォトエッチングである。他のフォトエッチングステップ、およびまた接続パッド上のPMMAの残りの層の除去などの補足動作が排除される。実行の容易さの観点からいえば、より単純なエッチング方法および特によく制御されたプラズマエッチングを、どんな欠点もなしに、コンデンサの電極を形成する導電層用に用いることが可能である。テストによって、次のことが示された。すなわち、チタンの2つのレベル間に位置する層または層の重ね合わせにおける誘電性および強誘電性特性の著しい変化なしに、この方法によって堆積された強誘電体層の優れた接着性が示された。これは、接着促進重合体が非晶質であること、およびしたがってとりわけそれを、強誘電性の原理上で動作する検出器の2つの電極間で当然用いない傾向があるであろうことにもかかわらない。]
[0055] 前述では、(チタンの)導電層116が、集積回路の製造の終了後に後処理の第1のステップで堆積され、集積回路の最後の金属化レベルが、アルミニウムパッドの形成用に用いられる金属層12であることが検討された。換言すれば、集積回路には、強誘電体検出器の個別電極のパターンを画定するためには用いられない最後の金属化レベル12が含まれ、パターンを画定するのは層116だけであることが検討された。しかしながら、強誘電体検出器の個別電極および外部接続パッドの両方を画定する導電層12を集積回路上に堆積することで始まる後処理ステップを準備をすることが可能である。この場合には、次のことが考慮される。すなわち、集積回路には、層12ではなく、層12の下に位置する導電層が含まれること、ならびに後処理ステップが、電極のアレイおよびまた接続パッドを画定する層12の堆積およびエッチングで始まることが、考慮される。この場合に、導電層12の堆積およびエッチングには、不動態化絶縁体を堆積するステップ、ならびに接続パッドおよびマトリックスアレイの電極上でこの絶縁体を開くステップが続き、その後、接着促進重合体およびP(VDF/TrFE)共重合体を堆積および乾燥するステップが続いてもよい。]
权利要求:

請求項1
集積回路(10、12、13)上に堆積される、強誘電性P(VDF/TrFE)共重合体の高感度層を用いたマトリックスセンサを製造するための方法であって、次のステップ、−前記集積回路に電気的に接続された電極のマトリックスアレイを形成するために、第1の導電層(116)を前記集積回路上に堆積し、この層をエッチングするステップと、−溶剤に溶解されたP(VDF/TrFE)共重合体、およびまた前記P(VDF/TrFE)共重合体の接着に有利な、10%未満の小さな割合の第2の重合体を前記集積回路上に堆積し、かつ前記共重合体を結晶化するために高温で乾燥させるステップと、−前記共重合体が保持されるべきでない領域において前記共重合体および前記第2の重合体を除去する、前記結晶性P(VDF/TrFE)共重合体層(118)のフォトエッチングの単一ステップと、−前記マトリックスアレイ全体用に対向電極を形成するために、第2の導電層(120)を堆積し、この層をエッチングするステップと、の連続を含むことを特徴とする方法。
請求項2
接着に有利な前記小さな割合の前記第2の重合体が、前記集積回路と前記P(VDF/TrFE)共重合体(118)との間に挿入された第2の重合体(117)の薄層によって構成され、この薄層が、前記P(VDF/TrFE)層の高さの約2〜10%の高さであることを特徴とする、請求項1に記載の方法。
請求項3
第2の重合体の前記薄層の高さが、厚さで0.1〜0.2マイクロメートルであることを特徴とする、請求項2に記載の方法。
請求項4
接着に有利な前記小さな割合の前記第2の重合体が、0.5%〜5%の割合で前記P(VDF/TrFE)共重合体とよく混合されることを特徴とする、請求項1に記載の方法。
請求項5
前記第2の重合体が、ポリメチルメタクリレート(PMMA)、またはCT4000の名前で富士フイルムによって販売されている、類似の特性を有する重合体であることを特徴とする、請求項1〜4のいずれか一項に記載の方法。
請求項6
前記第1および第2の導電層がチタンで作製されること、ならびに前記チタンのエッチングが、プラズマエッチングによって実行されることを特徴とする、請求項1〜5のいずれか一項に記載の方法。
請求項7
前記P(VDF/TrFE)のエッチングおよび前記接着促進重合体の同時的エッチングが、フッ素化プラズマエッチングによって実行されることを特徴とする、請求項1〜6のいずれか一項に記載の方法。
請求項8
前記P(VDF/TrFE)の前記フッ素化プラズマエッチングに、酸素プラズマによるフォトリソグラフィレジスト残渣の除去が続くことを特徴とする、請求項7に記載の方法。
請求項9
前記第1の導電層が、電極のマトリックスアレイだけでなく、前記センサ外側の接続パッドも画定することを特徴とする、請求項1〜8のいずれか一項に記載の方法。
請求項10
感圧性または感温性検出器のマトリックスを含み、このマトリックスが、電子集積回路(10、12、13)上に堆積され、各検出器が、第1の導電性電極(116)、第2の導電性電極(120)、および前記電極間のP(VDF/TrFE)共重合体の強誘電体層(118)によって形成されたコンデンサによって構成されるセンサであって、前記強誘電体層が、前記共重合体の下に堆積されるかまたは前記共重合体と混合される、10%未満の割合の第2の接着促進重合体を含むことを特徴とするセンサ。
类似技术:
公开号 | 公开日 | 专利标题
JP3484306B2|2004-01-06|薄膜コンデンサおよびその製造方法
JP2956571B2|1999-10-04|半導体装置
JP3430091B2|2003-07-28|エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US5337207A|1994-08-09|High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
US4396458A|1983-08-02|Method for forming planar metal/insulator structures
KR960013147B1|1996-09-30|반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
TW554557B|2003-09-21|Method of forming noble metal thin film pattern
KR101199937B1|2012-11-09|포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법
US4430365A|1984-02-07|Method for forming conductive lines and vias
EP0008359A2|1980-03-05|Verfahren zum Herstellen einer Dünnfilmstruktur
EP0932187B1|2005-05-11|Trench etching using borosilicate glass mask
KR19980024743A|1998-07-06|반도체 집적 회로 장치의 제조 방법
US7736938B2|2010-06-15|Methods for fabricating CMOS image sensor
JPH0621336A|1994-01-28|表面積が極大化されたシリコン層およびその製造方法
JP2005285890A|2005-10-13|Zinc oxide processing method
US6468896B2|2002-10-22|Method of fabricating semiconductor components
US20030060009A1|2003-03-27|Integrated capacitor and fuse
CN1741279A|2006-03-01|用于制造cmos图像传感器的方法
TWI225301B|2004-12-11|Semiconductor device
US20080145996A1|2008-06-19|Method for Manufacturing Dielectric Thin Film Capacitor
JPWO2011010638A1|2012-12-27|誘電体薄膜素子及びその製造方法
US9214562B2|2015-12-15|Method of manufacturing field-effect transistor, field-effect display device and electromagnetic wave detector
US20080166851A1|2008-07-10|Metal-insulator-metal | capacitor and method for fabricating the same
US6653178B2|2003-11-25|Thin film transistor and method for manufacturing the same
US6757031B2|2004-06-29|Metal contact structure and method for thin film transistor array in liquid crystal display
同族专利:
公开号 | 公开日
EP2232597B1|2014-09-17|
CA2709809C|2016-06-07|
CA2709809A1|2009-07-09|
US20100323458A1|2010-12-23|
FR2925765B1|2009-12-04|
EP2232597A1|2010-09-29|
FR2925765A1|2009-06-26|
JP5532438B2|2014-06-25|
WO2009083416A1|2009-07-09|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPH1022470A|1996-07-02|1998-01-23|Hitachi Ltd|半導体記憶装置及びその製造方法|
JP2003050103A|2001-05-12|2003-02-21|Samsung Electronics Co Ltd|圧電体薄膜を利用した指紋認識センサ|
JP2004040094A|2002-06-28|2004-02-05|Xerox Corp|有機強誘電メモリーセル|
JP2006241195A|2005-02-28|2006-09-14|National Institute Of Advanced Industrial & Technology|Ferroelectric film and manufacturing method thereof|
WO2006135246A1|2005-06-14|2006-12-21|Thin Film Electronics Asa|A method in the fabrication of a ferroelectric memory device|
JP2008544519A|2005-06-14|2008-12-04|シンフイルムエレクトロニクスエイエスエイ|強誘電体メモリ・デバイスの作製方法|JP2015041711A|2013-08-22|2015-03-02|キヤノン株式会社|半導体装置の製造方法|
JP2016509493A|2012-12-21|2016-03-31|ヴォルカノ コーポレイションVolcano Corporation|超音波トランスデューサ用圧電フィルムの調製及び利用|
JP2017535065A|2014-09-09|2017-11-24|サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ|二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法|US5182624A|1990-08-08|1993-01-26|Minnesota Mining And Manufacturing Company|Solid state electromagnetic radiation detector fet array|
FR2701188B1|1993-01-29|1995-03-03|Thomson Csf|Procédé de fabrication de composant piézoélectrique.|
US5502307A|1994-04-18|1996-03-26|Servo Corporation Of America|Spun cast IR detector arrays and method of making the same|
GB0225396D0|2002-10-31|2002-12-11|Shimadzu Res Lab Europe Ltd|A device for reflecting and detecting electromagnetic radiation|
JP2007255929A|2006-03-20|2007-10-04|Daikin Ind Ltd|Pyroelectric infrared sensor|KR101405513B1|2011-05-12|2014-06-11|한국과학기술연구원|고분자 블렌드 조성물 및 이를 사용한 액츄에이터|
FR3005367B1|2013-05-06|2016-10-07|Vence Innovation|Detecteur compact de presence humaine|
CN107478320B|2017-08-23|2019-11-05|京东方科技集团股份有限公司|晶体管声传感元件及其制备方法、声传感器和便携设备|
WO2020128230A1|2018-12-20|2020-06-25|Arkema France|Formulation de polymère de gainage d'une âme métallique et procédé de fabrication d'une fibre piézoélectrique composite|
法律状态:
2011-12-13| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111212 |
2013-02-22| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
2013-05-10| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
2013-05-22| A072| Dismissal of procedure [no reply to invitation to correct request for examination]|Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130521 |
2013-09-13| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
2013-09-18| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
2013-12-17| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
2014-01-09| TRDD| Decision of grant or rejection written|
2014-01-15| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
2014-02-20| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
2014-05-01| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
2014-05-09| R150| Certificate of patent or registration of utility model|Ref document number: 5532438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2017-05-09| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2018-01-25| S533| Written request for registration of change of name|Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
2018-02-02| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 |
2018-05-08| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2019-05-07| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2020-04-28| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2021-05-09| LAPS| Cancellation because of no payment of annual fees|
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]